

Пример (с рекомендуемым расположением файлов):

<https://gitflic.ru/project/sirazenzkov/hica/file?file=examples%2F01&branch=master>

В папке rtl (Register transfer level, уровень регистровых передач) находится описание **модуля** на языке описания аппаратуры SystemVerilog. Модуль в примере выполняет операцию импликации.

В папке sim находится **тестбенч** (т.е. тест для модуля) - tb_implication.sv (в этом примере на модуль просто подаются разные входные значения), а также Makefile, содержащий таргеты:

1. synth - компиляция исходников модуля и тестбенча в исполняемый файл
2. sim - запуск исполняемого файла, выполняющего симуляцию, описанную в тестбенче. В результате генерируется файл wave.ocd, содержащий информацию об изменении значений сигналов
3. wave - отображение изменений значений сигналов в графическом виде (вейвформы)
4. clean - удалить сгенерированные в процессе симуляции, т.е. выполнения предыдущих шагов, файлы

Задание:

1. Выбрать произвольные 4-битные S-box и перестановку P. Записать оба в табличном виде (в какое выходное значение отображается каждое входное значение). *Тривиальные преобразования не принимаются!*
2. Описать на SystemVerilog модуль, реализующий композицию отображений PS, где на 4-битное значение сначала действует S, а затем P.
3. Написать для него тестбенч
4. Запустить симуляцию и визуально убедиться по вейвформам, что получившийся упрощенный SP-раунд работает правильно
5. Создать проект в Gowin EDA, добавить в него файл(ы) с описанием модуля(ей) (из 2.)
6. Выполнить синтез, изучить схематику, посмотреть затраченные ресурсы (LUT)

Можно и нужно опираться на пример (см. начало) и лекцию 1, но я не хочу видеть название примера (implication) где-либо. Если в процессе симуляции или синтеза возникают ошибки, то, скорее всего, допущена(ы) синтаксическая(ие) ошибка(и), которые нужно найти и исправить.

Рекомендую не злоупотреблять гуглом (а тем более нейросетями, которые довольно плохо разбираются в HDL) и использовать в первую очередь материалы лекции и/или рекомендованной литературы. В противном случае возможно использование Вами языковых конструкций без понимания принципа их работы (помните, что буду задавать вопросы по коду), а также ошибки при симуляции/синтезе, в силу того, что их не поддерживает(ют) инструмент(ы), который(е) мы используем.

В случае возникновения вопросов обращайтесь.

При сдаче спрошу, какие подстановку с перестановкой реализовывали, буду задавать вопросы по коду, попрошу запустить симуляцию, отобразить вейвформы, открыть проект, схематику, попрошу её прокомментировать, спрошу, сколько ресурсов (LUT) занимает проект.

Порядок работы с Gowin EDA:

1. Запустить Gowin Education
2. Создать проект, нажав на "New Project..."
3. Выбрать FPGA Design Project, нажать OK
4. Ввести название проекта и путь, в котором будет создана папка с проектом (рекомендую выбрать папку, где находятся sim и rtl, и нужно убедиться, что в пути **только английские символы**), нажать Next >
5. Выбрать семейство ПЛИС (Series) GW2A, выделить из списка нажатием модель ПЛИС, нажать Next >
6. Нажать Finish
7. В поле слева (где написано GW2A-LW...) нажать ПКМ -> Add Files... Выбрать реализацию модуля (из папки rtl)
8. Во всплывшем окне Add files, предлагающем скопировать исходник модуля из папки rtl в папку проекта, нажать No. В результате файл добавлен в проект
9. Сверху выбрать Project -> Configuration. Во вкладке Synthesize поменять значение Verilog Language на "System Verilog 2017", нажать OK. В результате используемый стандарт изменён на более новый, который поддерживает используемые нами синтаксические конструкции, например "logic"
10. Слева выбрать вкладку Process (может быть сокращено до Proce...), нажать Synthesize. Выполнится синтез модуля.
11. Нажав двойным кликом на Synthesis Report можно посмотреть отчет о синтезе. В разделе Resource находится информация о количестве используемых аппаратных ресурсов. Нас пока интересует элемент LUT (Look-up table, т.е. таблица истинности, см., начиная со стр. 60, в [документе](#)), реализующий булеву функцию от фиксированного числа переменных
12. Выбрав сверху Tools -> Schematic Viewer, можно открыть графическое изображение цифровой схемы, которая была описана.